Current view: top level - main - pm_sampleCov@routines.F90 (source / functions) Hit Total Coverage Test: ParaMonte 2.0.0 :: Serial Fortran - Code Coverage Report Lines: 736 736 100.0 % Date: 2024-04-08 03:18:57 Functions: 384 384 100.0 % Legend: Lines: hit not hit

Function Name	Hit count
__pm_samplecov_MOD_getcovcorstd_uld_xld_ck1	50
__pm_samplecov_MOD_getcovcorstd_uld_xld_ck2	50
__pm_samplecov_MOD_getcovcorstd_uld_xld_ck3	50
__pm_samplecov_MOD_getcovcorstd_uld_xld_ck4	50
__pm_samplecov_MOD_getcovcorstd_uld_xld_rk2	50
__pm_samplecov_MOD_getcovcorstd_uld_xld_rk3	50
__pm_samplecov_MOD_getcovcorstd_uld_xld_rk4	50
__pm_samplecov_MOD_getcovmergednew_rdp_uld_ck1	50
__pm_samplecov_MOD_getcovmergednew_rdp_uld_ck2	50
__pm_samplecov_MOD_getcovmergednew_rdp_uld_ck3	50
__pm_samplecov_MOD_getcovmergednew_rdp_uld_ck4	50
__pm_samplecov_MOD_getcovmergednew_rdp_uld_rk2	50
__pm_samplecov_MOD_getcovmergednew_rdp_uld_rk3	50
__pm_samplecov_MOD_getcovmergednew_rdp_uld_rk4	50
__pm_samplecov_MOD_setcovmeanmergednew_rdp_uxd_ck1	50
__pm_samplecov_MOD_setcovmeanmergednew_rdp_uxd_ck2	50
__pm_samplecov_MOD_setcovmeanmergednew_rdp_uxd_ck3	50
__pm_samplecov_MOD_setcovmeanmergednew_rdp_uxd_ck4	50
__pm_samplecov_MOD_setcovmeanmergednew_rdp_uxd_rk2	50
__pm_samplecov_MOD_setcovmeanmergednew_rdp_uxd_rk3	50
__pm_samplecov_MOD_setcovmeanmergednew_rdp_uxd_rk4	50
__pm_samplecov_MOD_setcovmeanmergednew_rdp_xld_ck1	50
__pm_samplecov_MOD_setcovmeanmergednew_rdp_xld_ck2	50
__pm_samplecov_MOD_setcovmeanmergednew_rdp_xld_ck3	50
__pm_samplecov_MOD_setcovmeanmergednew_rdp_xld_ck4	50
__pm_samplecov_MOD_setcovmeanmergednew_rdp_xld_rk3	50
__pm_samplecov_MOD_setcovmeanmergednew_rdp_xld_rk4	50
__pm_samplecov_MOD_setcovmeanmergedold_rdp_uxd_ck1	50
__pm_samplecov_MOD_setcovmeanmergedold_rdp_uxd_ck2	50
__pm_samplecov_MOD_setcovmeanmergedold_rdp_uxd_ck3	50
__pm_samplecov_MOD_setcovmeanmergedold_rdp_uxd_ck4	50
__pm_samplecov_MOD_setcovmeanmergedold_rdp_uxd_rk2	50
__pm_samplecov_MOD_setcovmeanmergedold_rdp_uxd_rk3	50
__pm_samplecov_MOD_setcovmeanmergedold_rdp_uxd_rk4	50
__pm_samplecov_MOD_setcovmeanmergedold_rdp_xld_ck1	50
__pm_samplecov_MOD_setcovmeanmergedold_rdp_xld_ck2	50
__pm_samplecov_MOD_setcovmeanmergedold_rdp_xld_ck3	50
__pm_samplecov_MOD_setcovmeanmergedold_rdp_xld_ck4	50
__pm_samplecov_MOD_setcovmeanmergedold_rdp_xld_rk1	50
__pm_samplecov_MOD_setcovmeanmergedold_rdp_xld_rk2	50
__pm_samplecov_MOD_setcovmeanmergedold_rdp_xld_rk3	50
__pm_samplecov_MOD_setcovmeanmergedold_rdp_xld_rk4	50
__pm_samplecov_MOD_setcovmergednew_rdp_xld_ck1	50
__pm_samplecov_MOD_setcovmergednew_rdp_xld_ck2	50
__pm_samplecov_MOD_setcovmergednew_rdp_xld_ck3	50
__pm_samplecov_MOD_setcovmergednew_rdp_xld_ck4	50
__pm_samplecov_MOD_setcovmergednew_rdp_xld_rk2	50
__pm_samplecov_MOD_setcovmergednew_rdp_xld_rk3	50
__pm_samplecov_MOD_setcovmergednew_rdp_xld_rk4	50
__pm_samplecov_MOD_setcovmergedold_rdp_uxd_ck1	50
__pm_samplecov_MOD_setcovmergedold_rdp_uxd_ck2	50
__pm_samplecov_MOD_setcovmergedold_rdp_uxd_ck3	50
__pm_samplecov_MOD_setcovmergedold_rdp_uxd_ck4	50
__pm_samplecov_MOD_setcovmergedold_rdp_uxd_rk2	50
__pm_samplecov_MOD_setcovmergedold_rdp_uxd_rk3	50
__pm_samplecov_MOD_setcovmergedold_rdp_uxd_rk4	50
__pm_samplecov_MOD_setcovmergedold_rdp_xld_ck1	50
__pm_samplecov_MOD_setcovmergedold_rdp_xld_ck2	50
__pm_samplecov_MOD_setcovmergedold_rdp_xld_ck3	50
__pm_samplecov_MOD_setcovmergedold_rdp_xld_ck4	50
__pm_samplecov_MOD_setcovmergedold_rdp_xld_rk2	50
__pm_samplecov_MOD_setcovmergedold_rdp_xld_rk3	50
__pm_samplecov_MOD_setcovmergedold_rdp_xld_rk4	50
__pm_samplecov_MOD_setcovmergedold_rdp_xld_rk1	60
__pm_samplecov_MOD_setcovmergedold_rdp_uxd_rk1	70
__pm_samplecov_MOD_getcovcorstd_uld_xld_rk1	80
__pm_samplecov_MOD_setcovmeanmergednew_rdp_uxd_rk1	80
__pm_samplecov_MOD_setcovmeanmergedold_rdp_uxd_rk1	80
__pm_samplecov_MOD_setcovmergednew_rdp_xld_rk1	80
__pm_samplecov_MOD_getcovcorstd_uld_uxd_ck1	100
__pm_samplecov_MOD_getcovcorstd_uld_uxd_ck2	100
__pm_samplecov_MOD_getcovcorstd_uld_uxd_ck3	100
__pm_samplecov_MOD_getcovcorstd_uld_uxd_ck4	100
__pm_samplecov_MOD_getcovcorstd_uld_uxd_rk3	100
__pm_samplecov_MOD_getcovcorstd_uld_uxd_rk4	100
__pm_samplecov_MOD_getcovwno_xy_ck2	100
__pm_samplecov_MOD_getcovwno_xy_ck3	100
__pm_samplecov_MOD_getcovwno_xy_ck4	100
__pm_samplecov_MOD_getcovwno_xy_rk2	100
__pm_samplecov_MOD_getcovwno_xy_rk3	100
__pm_samplecov_MOD_getcovwno_xy_rk4	100
__pm_samplecov_MOD_getcovwti_uld_ck2	100
__pm_samplecov_MOD_getcovwti_uld_ck3	100
__pm_samplecov_MOD_getcovwti_uld_ck4	100
__pm_samplecov_MOD_getcovwti_uld_rk2	100
__pm_samplecov_MOD_getcovwti_uld_rk3	100
__pm_samplecov_MOD_getcovwti_uld_rk4	100
__pm_samplecov_MOD_getcovwti_xy_ck2	100
__pm_samplecov_MOD_getcovwti_xy_ck3	100
__pm_samplecov_MOD_getcovwti_xy_ck4	100
__pm_samplecov_MOD_getcovwti_xy_rk2	100
__pm_samplecov_MOD_getcovwti_xy_rk3	100
__pm_samplecov_MOD_getcovwti_xy_rk4	100
__pm_samplecov_MOD_getcovwtr_uld_ck2	100
__pm_samplecov_MOD_getcovwtr_uld_ck3	100
__pm_samplecov_MOD_getcovwtr_uld_ck4	100
__pm_samplecov_MOD_getcovwtr_uld_rk2	100
__pm_samplecov_MOD_getcovwtr_uld_rk3	100
__pm_samplecov_MOD_getcovwtr_uld_rk4	100
__pm_samplecov_MOD_getcovwtr_xy_ck2	100
__pm_samplecov_MOD_getcovwtr_xy_ck3	100
__pm_samplecov_MOD_getcovwtr_xy_ck4	100
__pm_samplecov_MOD_getcovwtr_xy_rk2	100
__pm_samplecov_MOD_getcovwtr_xy_rk3	100
__pm_samplecov_MOD_getcovwtr_xy_rk4	100
__pm_samplecov_MOD_setcovmeanwno_xld_ck1	100
__pm_samplecov_MOD_setcovmeanwno_xld_ck2	100
__pm_samplecov_MOD_setcovmeanwno_xld_ck3	100
__pm_samplecov_MOD_setcovmeanwno_xld_ck4	100
__pm_samplecov_MOD_setcovmeanwno_xld_rk2	100
__pm_samplecov_MOD_setcovmeanwno_xld_rk3	100
__pm_samplecov_MOD_setcovmeanwno_xld_rk4	100
__pm_samplecov_MOD_setcovmeanwti_xld_ck1	100
__pm_samplecov_MOD_setcovmeanwti_xld_ck2	100
__pm_samplecov_MOD_setcovmeanwti_xld_ck3	100
__pm_samplecov_MOD_setcovmeanwti_xld_ck4	100
__pm_samplecov_MOD_setcovmeanwti_xld_rk2	100
__pm_samplecov_MOD_setcovmeanwti_xld_rk3	100
__pm_samplecov_MOD_setcovmeanwti_xld_rk4	100
__pm_samplecov_MOD_setcovmeanwtr_xld_ck1	100
__pm_samplecov_MOD_setcovmeanwtr_xld_ck2	100
__pm_samplecov_MOD_setcovmeanwtr_xld_ck3	100
__pm_samplecov_MOD_setcovmeanwtr_xld_ck4	100
__pm_samplecov_MOD_setcovmeanwtr_xld_rk2	100
__pm_samplecov_MOD_setcovmeanwtr_xld_rk3	100
__pm_samplecov_MOD_setcovmeanwtr_xld_rk4	100
__pm_samplecov_MOD_setcovmergednew_rdp_uxd_ck1	100
__pm_samplecov_MOD_setcovmergednew_rdp_uxd_ck2	100
__pm_samplecov_MOD_setcovmergednew_rdp_uxd_ck3	100
__pm_samplecov_MOD_setcovmergednew_rdp_uxd_ck4	100
__pm_samplecov_MOD_setcovmergednew_rdp_uxd_rk2	100
__pm_samplecov_MOD_setcovmergednew_rdp_uxd_rk3	100
__pm_samplecov_MOD_setcovmergednew_rdp_uxd_rk4	100
__pm_samplecov_MOD_setcovorgwno_xld_ck1	100
__pm_samplecov_MOD_setcovorgwno_xld_ck2	100
__pm_samplecov_MOD_setcovorgwno_xld_ck3	100
__pm_samplecov_MOD_setcovorgwno_xld_ck4	100
__pm_samplecov_MOD_setcovorgwno_xld_rk2	100
__pm_samplecov_MOD_setcovorgwno_xld_rk3	100
__pm_samplecov_MOD_setcovorgwno_xld_rk4	100
__pm_samplecov_MOD_setcovorgwno_xy_ck1	100
__pm_samplecov_MOD_setcovorgwno_xy_ck2	100
__pm_samplecov_MOD_setcovorgwno_xy_ck3	100
__pm_samplecov_MOD_setcovorgwno_xy_ck4	100
__pm_samplecov_MOD_setcovorgwno_xy_rk2	100
__pm_samplecov_MOD_setcovorgwno_xy_rk3	100
__pm_samplecov_MOD_setcovorgwno_xy_rk4	100
__pm_samplecov_MOD_setcovorgwti_uxd_ck1	100
__pm_samplecov_MOD_setcovorgwti_uxd_ck2	100
__pm_samplecov_MOD_setcovorgwti_uxd_ck3	100
__pm_samplecov_MOD_setcovorgwti_uxd_ck4	100
__pm_samplecov_MOD_setcovorgwti_uxd_rk2	100
__pm_samplecov_MOD_setcovorgwti_uxd_rk3	100
__pm_samplecov_MOD_setcovorgwti_uxd_rk4	100
__pm_samplecov_MOD_setcovorgwti_xld_ck1	100
__pm_samplecov_MOD_setcovorgwti_xld_ck2	100
__pm_samplecov_MOD_setcovorgwti_xld_ck3	100
__pm_samplecov_MOD_setcovorgwti_xld_ck4	100
__pm_samplecov_MOD_setcovorgwti_xld_rk2	100
__pm_samplecov_MOD_setcovorgwti_xld_rk3	100
__pm_samplecov_MOD_setcovorgwti_xld_rk4	100
__pm_samplecov_MOD_setcovorgwti_xy_ck1	100
__pm_samplecov_MOD_setcovorgwti_xy_ck2	100
__pm_samplecov_MOD_setcovorgwti_xy_ck3	100
__pm_samplecov_MOD_setcovorgwti_xy_ck4	100
__pm_samplecov_MOD_setcovorgwti_xy_rk2	100
__pm_samplecov_MOD_setcovorgwti_xy_rk3	100
__pm_samplecov_MOD_setcovorgwti_xy_rk4	100
__pm_samplecov_MOD_setcovorgwtr_xld_ck1	100
__pm_samplecov_MOD_setcovorgwtr_xld_ck2	100
__pm_samplecov_MOD_setcovorgwtr_xld_ck3	100
__pm_samplecov_MOD_setcovorgwtr_xld_ck4	100
__pm_samplecov_MOD_setcovorgwtr_xld_rk2	100
__pm_samplecov_MOD_setcovorgwtr_xld_rk3	100
__pm_samplecov_MOD_setcovorgwtr_xld_rk4	100
__pm_samplecov_MOD_setcovorgwtr_xy_ck1	100
__pm_samplecov_MOD_setcovorgwtr_xy_ck2	100
__pm_samplecov_MOD_setcovorgwtr_xy_ck3	100
__pm_samplecov_MOD_setcovorgwtr_xy_ck4	100
__pm_samplecov_MOD_setcovorgwtr_xy_rk2	100
__pm_samplecov_MOD_setcovorgwtr_xy_rk3	100
__pm_samplecov_MOD_setcovorgwtr_xy_rk4	100
__pm_samplecov_MOD_getcovwno_xy_ck1	101
__pm_samplecov_MOD_getcovwno_xy_rk1	101
__pm_samplecov_MOD_getcovwti_xy_ck1	101
__pm_samplecov_MOD_getcovwti_xy_rk1	101
__pm_samplecov_MOD_getcovwtr_xy_ck1	101
__pm_samplecov_MOD_getcovwtr_xy_rk1	101
__pm_samplecov_MOD_getcovwti_uld_ck1	102
__pm_samplecov_MOD_getcovwtr_uld_ck1	102
__pm_samplecov_MOD_setcovmeanwno_xld_rk1	102
__pm_samplecov_MOD_setcovmeanwti_xld_rk1	102
__pm_samplecov_MOD_setcovmeanwtr_xld_rk1	102
__pm_samplecov_MOD_setcovorgwno_xy_rk1	102
__pm_samplecov_MOD_setcovorgwti_xy_rk1	102
__pm_samplecov_MOD_setcovorgwtr_xy_rk1	102
__pm_samplecov_MOD_setcovorgwti_uxd_rk1	104
__pm_samplecov_MOD_setcovorgwti_xld_rk1	104
__pm_samplecov_MOD_setcovorgwtr_xld_rk1	104
__pm_samplecov_MOD_setcovorgwno_xld_rk1	105
__pm_samplecov_MOD_getcovmergednew_rdp_uld_rk1	110
__pm_samplecov_MOD_getcovcorstd_uld_uxd_rk1	120
__pm_samplecov_MOD_getcovcorstd_uld_uxd_rk2	122
__pm_samplecov_MOD_setcovavgwno_xld_ck1	150
__pm_samplecov_MOD_setcovavgwno_xld_ck2	150
__pm_samplecov_MOD_setcovavgwno_xld_ck3	150
__pm_samplecov_MOD_setcovavgwno_xld_ck4	150
__pm_samplecov_MOD_setcovavgwno_xld_rk3	150
__pm_samplecov_MOD_setcovavgwno_xld_rk4	150
__pm_samplecov_MOD_setcovavgwti_xld_ck1	150
__pm_samplecov_MOD_setcovavgwti_xld_ck2	150
__pm_samplecov_MOD_setcovavgwti_xld_ck3	150
__pm_samplecov_MOD_setcovavgwti_xld_ck4	150
__pm_samplecov_MOD_setcovavgwti_xld_rk3	150
__pm_samplecov_MOD_setcovavgwti_xld_rk4	150
__pm_samplecov_MOD_setcovavgwtr_xld_ck1	150
__pm_samplecov_MOD_setcovavgwtr_xld_ck2	150
__pm_samplecov_MOD_setcovavgwtr_xld_ck3	150
__pm_samplecov_MOD_setcovavgwtr_xld_ck4	150
__pm_samplecov_MOD_setcovavgwtr_xld_rk3	150
__pm_samplecov_MOD_setcovavgwtr_xld_rk4	150
__pm_samplecov_MOD_setcovcorstd_xld_uxd_ck1	150
__pm_samplecov_MOD_setcovcorstd_xld_uxd_ck2	150
__pm_samplecov_MOD_setcovcorstd_xld_uxd_ck3	150
__pm_samplecov_MOD_setcovcorstd_xld_uxd_ck4	150
__pm_samplecov_MOD_setcovcorstd_xld_uxd_rk2	150
__pm_samplecov_MOD_setcovcorstd_xld_uxd_rk3	150
__pm_samplecov_MOD_setcovcorstd_xld_uxd_rk4	150
__pm_samplecov_MOD_setcovmeanwti_uxd_ck2	150
__pm_samplecov_MOD_setcovmeanwti_uxd_ck3	150
__pm_samplecov_MOD_setcovmeanwti_uxd_ck4	150
__pm_samplecov_MOD_setcovmeanwti_uxd_rk2	150
__pm_samplecov_MOD_setcovmeanwti_uxd_rk3	150
__pm_samplecov_MOD_setcovmeanwti_uxd_rk4	150
__pm_samplecov_MOD_setcovmeanwtr_uxd_ck2	150
__pm_samplecov_MOD_setcovmeanwtr_uxd_ck3	150
__pm_samplecov_MOD_setcovmeanwtr_uxd_ck4	150
__pm_samplecov_MOD_setcovmeanwtr_uxd_rk2	150
__pm_samplecov_MOD_setcovmeanwtr_uxd_rk3	150
__pm_samplecov_MOD_setcovmeanwtr_uxd_rk4	150
__pm_samplecov_MOD_setcovmeanwti_uxd_ck1	152
__pm_samplecov_MOD_setcovmeanwtr_uxd_ck1	152
__pm_samplecov_MOD_setcovavgwno_xld_rk1	154
__pm_samplecov_MOD_setcovavgwtr_xld_rk1	154
__pm_samplecov_MOD_setcovcorstd_xld_uxd_rk1	160
__pm_samplecov_MOD_setcovmergednew_rdp_uxd_rk1	190
__pm_samplecov_MOD_getcovwti_uld_rk1	192
__pm_samplecov_MOD_getcovwtr_uld_rk1	192
__pm_samplecov_MOD_setcovcorstd_uxd_xld_ck1	200
__pm_samplecov_MOD_setcovcorstd_uxd_xld_ck2	200
__pm_samplecov_MOD_setcovcorstd_uxd_xld_ck3	200
__pm_samplecov_MOD_setcovcorstd_uxd_xld_ck4	200
__pm_samplecov_MOD_setcovcorstd_uxd_xld_rk2	200
__pm_samplecov_MOD_setcovcorstd_uxd_xld_rk3	200
__pm_samplecov_MOD_setcovcorstd_uxd_xld_rk4	200
__pm_samplecov_MOD_setcovcorstd_xld_xld_ck1	200
__pm_samplecov_MOD_setcovcorstd_xld_xld_ck2	200
__pm_samplecov_MOD_setcovcorstd_xld_xld_ck3	200
__pm_samplecov_MOD_setcovcorstd_xld_xld_ck4	200
__pm_samplecov_MOD_setcovcorstd_xld_xld_rk1	200
__pm_samplecov_MOD_setcovcorstd_xld_xld_rk2	200
__pm_samplecov_MOD_setcovcorstd_xld_xld_rk3	200
__pm_samplecov_MOD_setcovcorstd_xld_xld_rk4	200
__pm_samplecov_MOD_setcovmeanwno_xy_ck2	200
__pm_samplecov_MOD_setcovmeanwno_xy_ck3	200
__pm_samplecov_MOD_setcovmeanwno_xy_ck4	200
__pm_samplecov_MOD_setcovmeanwno_xy_rk2	200
__pm_samplecov_MOD_setcovmeanwno_xy_rk3	200
__pm_samplecov_MOD_setcovmeanwno_xy_rk4	200
__pm_samplecov_MOD_setcovmeanwti_xy_ck2	200
__pm_samplecov_MOD_setcovmeanwti_xy_ck3	200
__pm_samplecov_MOD_setcovmeanwti_xy_ck4	200
__pm_samplecov_MOD_setcovmeanwti_xy_rk2	200
__pm_samplecov_MOD_setcovmeanwti_xy_rk3	200
__pm_samplecov_MOD_setcovmeanwti_xy_rk4	200
__pm_samplecov_MOD_setcovmeanwtr_xy_ck2	200
__pm_samplecov_MOD_setcovmeanwtr_xy_ck3	200
__pm_samplecov_MOD_setcovmeanwtr_xy_ck4	200
__pm_samplecov_MOD_setcovmeanwtr_xy_rk2	200
__pm_samplecov_MOD_setcovmeanwtr_xy_rk3	200
__pm_samplecov_MOD_setcovmeanwtr_xy_rk4	200
__pm_samplecov_MOD_setcovmeanwno_xy_ck1	201
__pm_samplecov_MOD_setcovmeanwti_xy_ck1	201
__pm_samplecov_MOD_setcovmeanwtr_xy_ck1	201
__pm_samplecov_MOD_setcovmeanwno_xy_rk1	202
__pm_samplecov_MOD_setcovmeanwti_xy_rk1	202
__pm_samplecov_MOD_setcovmeanwtr_xy_rk1	202
__pm_samplecov_MOD_setcovcorstd_uxd_xld_rk1	240
__pm_samplecov_MOD_setcovmeanwti_uxd_rk1	244
__pm_samplecov_MOD_setcovmeanwtr_uxd_rk1	244
__pm_samplecov_MOD_setcovavgwno_uxd_ck1	250
__pm_samplecov_MOD_setcovavgwno_uxd_ck2	250
__pm_samplecov_MOD_setcovavgwno_uxd_ck3	250
__pm_samplecov_MOD_setcovavgwno_uxd_ck4	250
__pm_samplecov_MOD_setcovavgwno_uxd_rk3	250
__pm_samplecov_MOD_setcovavgwno_uxd_rk4	250
__pm_samplecov_MOD_setcovavgwno_xy_ck1	250
__pm_samplecov_MOD_setcovavgwno_xy_ck2	250
__pm_samplecov_MOD_setcovavgwno_xy_ck3	250
__pm_samplecov_MOD_setcovavgwno_xy_ck4	250
__pm_samplecov_MOD_setcovavgwno_xy_rk3	250
__pm_samplecov_MOD_setcovavgwno_xy_rk4	250
__pm_samplecov_MOD_setcovavgwti_uxd_ck1	250
__pm_samplecov_MOD_setcovavgwti_uxd_ck2	250
__pm_samplecov_MOD_setcovavgwti_uxd_ck3	250
__pm_samplecov_MOD_setcovavgwti_uxd_ck4	250
__pm_samplecov_MOD_setcovavgwti_uxd_rk3	250
__pm_samplecov_MOD_setcovavgwti_uxd_rk4	250
__pm_samplecov_MOD_setcovavgwti_xy_ck1	250
__pm_samplecov_MOD_setcovavgwti_xy_ck2	250
__pm_samplecov_MOD_setcovavgwti_xy_ck3	250
__pm_samplecov_MOD_setcovavgwti_xy_ck4	250
__pm_samplecov_MOD_setcovavgwti_xy_rk3	250
__pm_samplecov_MOD_setcovavgwti_xy_rk4	250
__pm_samplecov_MOD_setcovavgwtr_uxd_ck1	250
__pm_samplecov_MOD_setcovavgwtr_uxd_ck2	250
__pm_samplecov_MOD_setcovavgwtr_uxd_ck3	250
__pm_samplecov_MOD_setcovavgwtr_uxd_ck4	250
__pm_samplecov_MOD_setcovavgwtr_uxd_rk3	250
__pm_samplecov_MOD_setcovavgwtr_uxd_rk4	250
__pm_samplecov_MOD_setcovavgwtr_xy_ck1	250
__pm_samplecov_MOD_setcovavgwtr_xy_ck2	250
__pm_samplecov_MOD_setcovavgwtr_xy_ck3	250
__pm_samplecov_MOD_setcovavgwtr_xy_ck4	250
__pm_samplecov_MOD_setcovavgwtr_xy_rk3	250
__pm_samplecov_MOD_setcovavgwtr_xy_rk4	250
__pm_samplecov_MOD_setcovorgwno_uxd_ck1	250
__pm_samplecov_MOD_setcovorgwno_uxd_ck2	250
__pm_samplecov_MOD_setcovorgwno_uxd_ck3	250
__pm_samplecov_MOD_setcovorgwno_uxd_ck4	250
__pm_samplecov_MOD_setcovorgwno_uxd_rk3	250
__pm_samplecov_MOD_setcovorgwno_uxd_rk4	250
__pm_samplecov_MOD_setcovorgwno_uxd_rk2	251
__pm_samplecov_MOD_setcovavgwno_xy_rk1	253
__pm_samplecov_MOD_setcovavgwti_xy_rk1	253
__pm_samplecov_MOD_setcovavgwtr_xy_rk1	253
__pm_samplecov_MOD_setcovorgwno_uxd_rk1	254
__pm_samplecov_MOD_setcovavgwno_uxd_rk1	256
__pm_samplecov_MOD_setcovavgwti_uxd_rk1	256
__pm_samplecov_MOD_setcovavgwtr_uxd_rk1	256
__pm_samplecov_MOD_setcovcorstd_uxd_uxd_ck1	300
__pm_samplecov_MOD_setcovcorstd_uxd_uxd_ck2	300
__pm_samplecov_MOD_setcovcorstd_uxd_uxd_ck3	300
__pm_samplecov_MOD_setcovcorstd_uxd_uxd_ck4	300
__pm_samplecov_MOD_setcovcorstd_uxd_uxd_rk3	300
__pm_samplecov_MOD_setcovcorstd_uxd_uxd_rk4	300
__pm_samplecov_MOD_setcovcorstd_uxd_uxd_rk1	320
__pm_samplecov_MOD_setcovcorstd_uxd_uxd_rk2	322
__pm_samplecov_MOD_setcovorgwtr_uxd_ck1	400
__pm_samplecov_MOD_setcovorgwtr_uxd_ck2	400
__pm_samplecov_MOD_setcovorgwtr_uxd_ck3	400
__pm_samplecov_MOD_setcovorgwtr_uxd_ck4	400
__pm_samplecov_MOD_setcovorgwtr_uxd_rk2	400
__pm_samplecov_MOD_setcovorgwtr_uxd_rk3	400
__pm_samplecov_MOD_setcovorgwtr_uxd_rk4	400
__pm_samplecov_MOD_setcovorgwtr_uxd_rk1	404
__pm_samplecov_MOD_getcovwno_uld_ck2	550
__pm_samplecov_MOD_getcovwno_uld_ck3	550
__pm_samplecov_MOD_getcovwno_uld_ck4	550
__pm_samplecov_MOD_getcovwno_uld_rk2	550
__pm_samplecov_MOD_getcovwno_uld_rk3	550
__pm_samplecov_MOD_getcovwno_uld_rk4	550
__pm_samplecov_MOD_getcovwno_uld_ck1	552
__pm_samplecov_MOD_setcovmeanwno_uxd_ck2	600
__pm_samplecov_MOD_setcovmeanwno_uxd_ck3	600
__pm_samplecov_MOD_setcovmeanwno_uxd_ck4	600
__pm_samplecov_MOD_setcovmeanwno_uxd_rk2	600
__pm_samplecov_MOD_setcovmeanwno_uxd_rk3	600
__pm_samplecov_MOD_setcovmeanwno_uxd_rk4	600
__pm_samplecov_MOD_setcovmeanwno_uxd_ck1	602
__pm_samplecov_MOD_getcovwno_uld_rk1	642
__pm_samplecov_MOD_setcovmeanwno_uxd_rk1	694
__pm_samplecov_MOD_setcovavgwno_xld_rk2	702
__pm_samplecov_MOD_setcovavgwtr_xld_rk2	702
__pm_samplecov_MOD_setcovmeanmergednew_rdp_xld_rk1	776
__pm_samplecov_MOD_setcovavgwti_xld_rk1	853
__pm_samplecov_MOD_setcovavgwti_uxd_rk2	1354
__pm_samplecov_MOD_setcovavgwti_xy_rk2	1452
__pm_samplecov_MOD_setcovavgwno_xy_rk2	2655
__pm_samplecov_MOD_setcovavgwno_uxd_rk2	3008
__pm_samplecov_MOD_setcovavgwtr_xy_rk2	3852
__pm_samplecov_MOD_setcovavgwtr_uxd_rk2	4654
__pm_samplecov_MOD_setcovmeanmergednew_rdp_xld_rk2	50166
__pm_samplecov_MOD_setcovavgwti_xld_rk2	50853

ParaMonte: Parallel Monte Carlo and Machine Learning Library  The Computational Data Science Lab © Copyright 2012 - 2024